 數字SOC集成電路IC設計工程師培訓班 |
|||
| 課程說明 |
|||
| 本課程講授基于Synopsys 和 Cadence公司的 EDA tools構成的ASIC/SOC數字電路前端開發流程，學員通過運用數字邏輯、硬件描述語言完成一個中等規模的專題項目設計，在課程過程中掌握數字集成電路的coding、仿真、綜合、靜態時序分析、可測性設計、一致性驗證等一系列數字電路前端流程中的設計技巧，終使學員達到能獨立完成中等規模電路模塊的前端設計水平。通過多個專題實驗幫助學員熟悉數字集成電路設計流程，提升學員分析、設計、優化、驗證的能力。 |
|||
| 培訓目標 |
|||
幫助學員熟悉并掌握典型數字ASIC/SOC芯片前端開發流程和設計技巧，以及相關設計軟件的使用，課程結束后學員可積累相當于1年左右的實際工作經驗，能夠獨立完成ASIC/SOC中等模塊的設計。 |
|||
| 教學優勢 |
|||
曙海教育的數字集成電路設計課程培養了大批受企業歡迎的工程師。大批企業和曙海建立了良好的合作關系。曙海教育的數字集成電路設計課程在業內有著響亮的知名度。 本課程，秉承12年積累的教學品質，以IC項目實現為導向,老師將會與您分享數字芯片設計的全流程以及Synopsy和Cadence公司EDA工具的綜合使用經驗、技巧。 本課程，以實戰貫穿始終，讓您絕對受益匪淺！ |
|||
| 入學要求 |
|||
有數字電路設計和硬件描述語言的基礎或自學過相關課程。。 |
|||
| 班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
|||
| 堅持小班授課，為保證培訓效果，增加互動環節，每期人數限3到5人。 | |||
| 上課時間和地點 |
|||
| 上課地點：【上?！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈 近開課時間(周末班/連續班/晚班）：IC設計工程師培訓班：2024年3月25日..... |
|||
| 實驗設備 |
|||
| ☆資深工程師授課 ☆注重質量 ☆邊講邊練 ☆合格學員免費推薦工作 ★實驗設備請點擊這兒查看★ |
|||
| 新優惠 |
|||
| ◆團體報名優惠措施：兩人95折優惠，三人或三人以上9折優惠 。注意：在讀學生憑學生證，即使一個人也優惠500元。 | |||
| 師資團隊 |
|||
| 【趙老師】 大規模集成電路設計專家，10多年超大規模電路SOC芯片設計和版圖設計經驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯網芯片等芯片的研發。精通CMOS工藝流程、版圖設計和布局布線，精通SOC芯片 設計和版圖設計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設計、驗證、DFT、PD、流片經驗。 熟練掌握版圖設計規則并進行驗證及修改；熟練掌握Unix/Linux操作系統；熟悉CMOS設計規則、物理設計以及芯片的生產流程與封裝。 【王老師】 資深IC工程師，十幾年集成電路IC設計經驗，精通chip的規劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網絡芯片、手機芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計， 熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設計。 【張老師】 從事數字集成電路設計10余年，精通CMOS工藝流程、版圖設計和布局布線，精通VERILOG,VHDL語言， 擅長芯片前端設計和復雜項目實施的規劃管理，其領導開發的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發經驗，對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發，擁有數顆規模超過百萬門的數字芯片成功流片經驗. ★更多師資力量請見曙海師資團隊。 |
|||
| 質量保障 |
|||
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽； |
|||
| 集成電路IC設計工程師培訓班 |
|||
本課程實戰演練使用Synopsys公司的DC,PT等工具， 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！ |
|||
第一階段 集成電路前端設計 |
|||
|
|||
第二階段 數字集成電路后端設計 |
|||
|
|||
第三階段 IC項目實戰 |
|||
Synopsys DC（Design Compiler） 綜合 1，綜合的概念 2，綜合庫與工具介紹 3，工作環境的設立和關鍵命令 4，綜合前的準備工作 5，芯片邏輯代碼和流片廠庫的結合 6，綜合的過程 7， 綜合后網表的導出 8，時序SDC的導出 9，Synopsys DC 為Cadence Encounter工具所做的準備工作。 10，快速綜合TCL腳本使用技巧 Cadence Encounter 布局布線 1.網表和工程庫的結合 2，環境變量的設置和關鍵命令 3,布局布線前的準備工作 4，Synopsys DC工具和Cadence Encounter工具的銜接和配合 2.Floor plan 3.電源規劃 4.布局、擺放 5.時鐘樹 6.布線 Cadence Virtuos 芯片焊盤和封裝 1，環境變量的設置和關鍵命令 2，庫的導入 3，快速建立工作環境的方法 4，焊盤庫和工藝庫的建立 5，Encounter def文件的導入 6，Encounter和Virtuoso的配合 7，芯片文件的導入 8，焊盤和封裝的仿真 9，焊盤、封裝與芯片的管腳規劃 10，連線技巧 Synopsys PT（PrimeTime） 驗證仿真 1，環境變量的設置 2，關鍵命令 3，仿真驗證過程 4，仿真驗證報告的產生 5，快速驗證技巧 6，TCL腳本的使用技巧 技巧和總結提高 1、代碼編寫及仿真技巧
系統介紹verilog語法規范、語言與電路實現之關系，以及RTL仿真技術、RTL代碼編寫技巧、控制單元和數據通路單元的實現技巧、基于Verilog語言的測試編碼技巧，功能驗證及Testbench搭建的技巧。
2、綜合技術
講述綜合基礎、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設計環境和設計約束的制定、綜合優化的技巧、實現優化結果的可綜合代碼編寫技術等。
3、可測試設計技術
基于Synopsys DFT compiler的DFT技術，介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現的基本流程。
4、靜態時序分析技術
基于Synopsys PT的靜態時序分析技術，介紹靜態時序分析、基于TCL技術的處理過程和常用的時序分析方法。
項目實踐： 本課程專題實驗是構造一個ARM9的處理器， |
加入高級會員獲得助教答疑
